社会招聘-凯发app官方网站

1.模拟电路的设计与开发；
2.与版图工程师合作，指导版图设计；
3.与测试工程师合作进行ic失效分析。

1.硕士3年,本科5年相关design经验;
2.熟练por, bgr, charge pump, opamp, osc, sram, memory read path 其中至少3项design;
3.熟练掌握eda工具: hpsice,/spectre; hsim/ finesim/xa. 熟悉数模混合仿真;
4.熟悉ic layout, 能独立有效指导和检查layout;
5.熟悉nor flash架构原理. 熟悉写入/擦除 算法和high voltage sequence. 对process有一定经验更佳;
6.有low power design经验更佳。

1.负责芯片项目模块需求的收集，模块spec的制定；
2.负责数字前端设计开发工作，包括rtl设计、验证、dc综合、形式验证、时序验证、dft等工作；
3 .配合fpga测试工程师完成测试及debug工作；
4.向其他部门提供相关凯发app官方网站的技术支持。

1.电子类相关专业，本科及以上学历；
2.具有2年以上soc芯片研发经验；有一定的团队管理经验优先
3.具有扎实的数字ic设计基础，熟悉数字ic设计全流程，熟悉dc，pt，formlity等相关设计工具；
4.有项目流片经验的优先。

1.nor flash内部算法的逻辑设计与功能验证；
2.编写详细完整的验证testplan验证计划;
3.uvm验证平台的搭建，优化；
4.编写sva，验证数模接口的时序要求；
5.发现问题并积极协助开发人员进行问题解决和跟踪。

1. 硕士以及以上学历，电子、通信、计算机、半导体物理或微电子专业；
2. 具有5年以上ip或 soc验证经验；
3. 具有扎实的ic验证基础，熟悉ic设计验证的环境，流程，掌握nc-sim/vcs等相关验证工具，掌握一种或多种验证语言；
4. 具有良好的沟通能力、协调能力以及团队合作意识。
5. 具备以下经验者优先考虑
1) 熟悉uvm，perl；
2) 有数模混合仿真经验，熟悉模拟建模；
3) 有基于mcu、flash系统的验证经验；
6. 有带领团队的经验优先。

1.模拟ic的设计与开发；
2.与版图工程师合作，指导版图设计；
3.与测试工程师合作进行ic失效分析；
4.工作地点：上海。

1.硕士3年,本科5年相关design经验;
2.熟练por, bgr, charge pump, opamp, osc, sram, memory read path 其中至少3项design;
3.熟练掌握eda工具: hpsice,/spectre; hsim/ finesim/xa. 熟悉数模混合仿真;
4.熟悉ic layout, 能独立有效指导和检查layout;
5.熟悉nor flash架构原理. 熟悉写入/擦除 算法和high voltage sequence. 对process有一定经验更佳;
6.有low power design经验更佳。

1.熟悉工艺厂提供的设计规则；
2.独立完成芯片的版图设计工作；
3.提取layout寄生参数给工程师进行后仿；
4.fib方案制作。

1.熟练掌握ic版图的相关eda工具，能独立完成lvs，drc；
2.对工艺有一定了解；
3.了解esd/io设计；
4.有1-2年数模混合layout工作经验，有实际流片经验；
5.有standard cell和pcell layout工作经验；
6.责任心强，做事沉稳有条理，自学能力强，良好的团队合作精神；
7.有存储类芯片版图设计经验者优先，有ee, nor flash, nand flash经验者尤佳。

1.负责模拟集成电路芯片的定义，开发和验证；
2.规划版图布局，指导layout工程师完成版图设计，确保版图达到电路设计的要求；
3.负责制定测试规范，与测试工程师共同解决lab测试和ate测试过程中遇到的问题，协助完成产品量产过程；
4.协助应用工程师，现场应用工程师解决客户及其他应用问题。

1.微电子或电子工程相关专业硕士及以上学历，5年以上模拟ic开发经验，熟练掌握模拟电路ic设计方法；
2.独立正向设计过模拟芯片或芯片里的模拟电路模块经验和能力；
3.对半导体器件以及工艺流程有比较深入的了解，熟悉cmos/bcd工艺者优先；
4.具备良好的团队合作能力，沟通能力，学习能力及问题分析处理能力；
5.具备dcdc/charge pump/led driver/ldo/charger, 高精度bandgap, opa，adc，dac等电源管理芯片经验者优先。

1.负责模拟集成电路芯片的定义，开发和验证；
2.规划版图布局，指导layout工程师完成版图设计，确保版图达到电路设计的要求；
3.负责制定测试规范，与测试工程师共同解决lab测试和ate测试过程中遇到的问题，协助完成产品量产过程；
4.协助应用工程师，现场应用工程师解决客户及其他应用问题。

1.微电子或电子工程相关专业硕士及以上学历，三年以上模拟ic开发经验，熟练掌握模拟电路ic设计方法；
2.独立正向设计过模拟芯片或芯片里的模拟电路模块经验和能力；
3.对半导体器件以及工艺流程有比较深入的了解，熟悉cmos/bcd工艺者优先；
4.具备良好的团队合作能力，沟通能力，学习能力及问题分析处理能力；
5.具备dcdc/charge pump/led driver/ldo/charger, 高精度bandgap, opa，adc，dac等电源管理芯片经验者优先。

1.了解nand闪存的体系结构、算法和设计规范，负责nand闪存交付中每个项目的验证；
2.开发块级和芯片级uvm测试台进行测试；
3.编写测试计划、验证向量、功能封面组，以确保功能完整性。与rtl设计师和算法团队合作，解决实施过程中可能出现的所有问题；

1.3年以上asic设计验证领域的实践经验；
2.精通systemverilog和uvm方法、vcs、perl/python；
3.有nand闪存经验者优先；
4.具有模拟/混合信号电路验证经验；
5.较强的解决问题能力，注重细节。

1.根据产品spec，定义和设计模块结构并编写design spec；
2.使用verilog编写逻辑模块的rtl级代码;
3.工作地点：南京中胜地铁站

1.有扎实的数字专业知识，熟悉集成电路设计流程、方法和工具；
2.精通verilog/vhdl，tcl，perl等语言，能够根据spec编写代码，仿真验证；
3.熟悉主流eda软件，完成仿真，综合，时序分析及形式验证；
4.能熟练使用fpga开发工具，有fpga的调试经验；
5.具有较强的学习能力、独立工作能力、良好的沟通能力和团队协作精神;
6.电子工程、计算机或微电子等相关专业，统招全日制硕士，3年以上工作经验.

job highlights
1.analog/mixed-signal module design and integration
2.3 years hands on experience
3.attractive staff benefits, bonus, share option
job description
key tasks / responsibilities
1.detailed design and simulation of high accuracy analogue/mixed signal ic blocks like references, amplifiers, filters, dac/adc, power management, synthesizers building blocks etc. -- as well as the higher-level integration of these blocks
2.full involvement in circuit design flow from definition and specification to production/ip delivery
3.top level ic/soc analogue/mixed-signal performance and functional verification
4.supervision of circuit physical implementation
5.involvement with system design and modelling
6.involvement in silicon evaluation and test
7.working with a multi-disciplined soc design team: including digital, software, production, test and application engineers

key skills / background
1.good bachelor’s degree in electronic engineering or related discipline, relevant analogue/mixed-signal ic design msc or phd preferred
2.experience in analogue/mixed signal schematic design in cmos
＞ 3 years of design experience in analogue/mixed signal circuits, specifically in one or more of the following areas:
data converters
synthesizer building blocks and oscillators
filters and amplifiers
power management building blocks in low voltage deep submicron cmos: dc-dc convertors, regulators, references etc
3.experience in custom ic layout and physical implementation
4.experienced in cad tools:
cadence virtuoso platform: spectre/spectrerf/ams simulation, layout xl etc
mentor calibre physical verification tools: drc/lvs/pex etc
5.hands on knowledge of analogue/mixed signal ic evaluation and test
6.up to date on ams ic design techniques and methodologies
beneficial skills
1.knowledge or experience in analogue/mixed signal ip delivery, dsp, cmos process, production test
2.experience in io and esd/emc design
3.experience in rfic design in silicon technologies

job highlights
1.soc system design and integration, team management
2.5 years experience on digital ic design
3.attractive staff benefits, bonus, share options
job description
1.key tasks / responsibilities
2.take high level requirements and write chip or block level micro-architecture specifications.
3.ability to undertake die-sizing, power estimation, technology selection etc to define an optimal solution for a given ic development.
4.strong hands-on experience in rtl coding of modules, sub-system or full-chip (primarily verilog or systemverilog)
5.selection and integration of 3rd party ip into a soc design
6.ability to lead a digital team on a soc project – mentoring and reviewing the work of colleagues and ensuring that code quality is at the highest level and consistent with coding guidelines and applicable quality processes.
7.chip level integration and liaising with implementation and physical design staff to ensure that the rtl code is optimized and aligned with the requirements of the back-end team.

key skills / background
1.ph.d or master in electronic engineering, computer science or related discipline.
2.5 year experience as a digital designer or digital lead in a number design of soc developments.
3.a good understanding of the complete soc flow from specification through to tape-out, validation and test.
4.experience in system integration of main stream cpu cores, like arm cortex-m0, cortex-m0 etc.
5.good working knowledge of verification techniques and methodologies and proven ability to debug issues in a structured and timely way.
6.low power design expertise
beneficial skills
1.good knowledge of dft techniques and the impact on the rtl design
2.analog design knowledge or experience of working on mixed-signal soc developments.
3.extensive knowledge of verification methodologies particularly uvm and systemverilog.
4.experience in the planning and implementation of verification infrastructures, test benches, models, assertions and functional tests in verilog and systemverilog.
6.experience of fpga design and associated tools

1.function block and system specification design；
2.rtl coding, design verification, logic synthesis, dft and static timing analysis
3.system integration based on cortex-m or risc-v cpu core

1.bachelor degree in electronic engineering or equivalent；
2.knowledge in asic/fpga design methodology；
3.experience in one or more of the following areas is advantage；
4.verilog based logic design, verification and synthesis；
5.knowledge of low power logic design；
6.knowledge of digital signal processing algorithm and its implementation
7.dft, bist, scan insertion, atpg